会员
下载APP
这个角度相较国内一直喊“遥遥领先”要客观得多。转发留存，感谢杨总
这个角度相较国内一直喊“遥遥领先”要客观得多。转发留存，感谢杨总
展开全文
高盛刚出了一份很有意思的中美AI算力报告！
第一，讲到中国在AI数据中心的投资，将在未来5年内达2万亿RMB（约3000亿美元），CapEx支出巨大，而且主要算力都放在西部地区，因为西部电便宜，地大。
第二，提到中国AI算力成本，看似便宜，实则更贵。
国产芯片买的时候，每IT功率的资本支出比进口芯片便宜40-50%（俗称“买卡便宜”）。但是，因为算力密度低、功耗大，换算成“每算力”的资本支出，国产反而比进口贵了2-4倍！ 更致命的是，每IT功率榨出来的算力，竟然只有进口芯片的10%到30%。
第三，是华为 vs 英伟达的真实差距对比(图2)， 报告直接点了华为910B和910C的名。它们在实际服务器里，平均每天的Token输出量，只有英伟达前几年合规版H800的1/6到 1/3（注意，还不是原版的H100/H200）。
最后结论是，中美之间的AI算力大战，才刚刚开始，期间的差距还十分悬殊，所以短期AI的CapEx支出，只会增大，不会减少，AI硬件投资，还远远未结束！
——
我同意高盛的观点，就是Ai竞争和投入还只是个开始，连中场都没到。
两国的国运之战啊，谁敢轻言放弃。
评论1
点赞3
收藏
发布的时点卡点讲究
【华为发布V2版韬定律论文：三大核心升级！补充工程细节和实测数据】昨日，华为半导体业务总裁何庭波在中科院科技论文预发布平台ChinaXiv上线《面向多层级电子系统的时间缩微理论》V2版本，这是“韬（τ）定律”自5月25日正式发布后的首次重大内容更新，标志着该理论从框架提出阶段进入工程实证阶段。韬定律是华为提出的后摩尔时代半导体演进新范式，核心是以系统时间常数τ（信号传输与响应延迟）为统一优化目标，用“时间缩微”替代传统摩尔定律的“几何缩微”，通过器件、电路、芯片、系统全栈协同创新，在不依赖最先进光刻工艺的前提下，持续提升芯片的性能密度与能效比。
相较5月发布的V1初稿，V2版本完成了三大核心升级：一是理论体系完整化。将原有零散论述整合为8章完整内容，章节逻辑分层更清晰，同时新增τ分层时空模型、LogicFolding逻辑折叠架构、键合界面截面、Unified Bus互连架构、Hi-ONE光引擎等核心技术的原理示意图与实物剖面图，技术路径更具象可追溯。二是首次补充量产实测数据。公开了麒麟2026与基准芯片麒麟9030 Pro的电压、工作频率、归一化功耗、芯片面积、功率密度等关键参数，用量产芯片的实际性能表现验证了韬定律的工程落地效果，填补了V1版本重理论、轻实证的空白。三是细化全场景技术演进路线图。明确了不同应用场景的技术迭代节点，在移动端场景补充了TSV从顶层金属下移至M6层、多有源层堆叠等中长期演进路径，给出了可落地的技术规划节奏。
发布的时点卡点讲究
【华为发布V2版韬定律论文：三大核心升级！补充工程细节和实测数据】昨日，华为半导体业务总裁何庭波在中科院科技论文预发布平台ChinaXiv上线《面向多层级电子系统的时间缩微理论》V2版本，这是“韬（τ）定律”自5月25日正式发布后的首次重大内容更新，标志着该理论从框架提出阶段进入工程实证阶段。韬定律是华为提出的后摩尔时代半导体演进新范式，核心是以系统时间常数τ（信号传输与响应延迟）为统一优化目标，用“时间缩微”替代传统摩尔定律的“几何缩微”，通过器件、电路、芯片、系统全栈协同创新，在不依赖最先进光刻工艺的前提下，持续提升芯片的性能密度与能效比。
相较5月发布的V1初稿，V2版本完成了三大核心升级：一是理论体系完整化。将原有零散论述整合为8章完整内容，章节逻辑分层更清晰，同时新增τ分层时空模型、LogicFolding逻辑折叠架构、键合界面截面、Unified Bus互连架构、Hi-ONE光引擎等核心技术的原理示意图与实物剖面图，技术路径更具象可追溯。二是首次补充量产实测数据。公开了麒麟2026与基准芯片麒麟9030 Pro的电压、工作频率、归一化功耗、芯片面积、功率密度等关键参数，用量产芯片的实际性能表现验证了韬定律的工程落地效果，填补了V1版本重理论、轻实证的空白。三是细化全场景技术演进路线图。明确了不同应用场景的技术迭代节点，在移动端场景补充了TSV从顶层金属下移至M6层、多有源层堆叠等中长期演进路径，给出了可落地的技术规划节奏。
展开全文
摩尔线程-U(688795.SH)
评论1点赞8收藏
市值风云APP
扫描二维码下载
市值风云小程序
扫码二维码体验
